Het Zuid-Koreaanse fabless halfgeleiderbedrijf Panmnesia werkt aan CXL en UAL/Ethernet integratie.Meta implementeert legacy DRAM op nieuwe servers via CXL om de geheugencapaciteit uit te breiden en de systeemsnelheid te verhogen.
De Compute Express Link (CXL) is een uitbreiding van de PCIe-bus, oorspronkelijk gebaseerd op PCIe 5.0 en nu compatibel met PCIe 6.0 en 7.0 normen. PanMnesia CEO Myoungsoo Jung merkte op dat de industrie al lang geloofde dat CPU-geattacheerde switches onaanvaardbare geheugen-toegang latentie zouden veroorzaken,het onpraktisch maken van schaalbare Multi-Headed Devices (MHD's) en het dwingen van directe MHD-implementatieHij verduidelijkte dat dergelijke latentieproblemen voortkomen uit vroege CXL-onvolwassenheid in plaats van inherente standaardbeperkingen, en zullen vervagen met de rijping van het ecosysteem.De volgende generatie CXL-switches van het bedrijf leveren schaalbare, lage latentie en stabiele prestaties.
Panmnesia zal op ISCA 2026 zijn geoptimaliseerde CXL-controller van de volgende generatie en een switch met Port-Based Routing (PBR) presenteren.Vroege CXL-ontwerpen hergebruikt PCIe IP met onafhankelijke laag buffers en afzonderlijke timing control, wat leidt tot een zware overhead synchronisatie en extra latentie.
De nieuwe controller van Panmnesia® maakt gebruik van gedeelde buffers tussen lagen om de meeste overhead te elimineren, met verdere laag-specifieke optimalisaties voor lagere latency.Traditionele PCIe en vroege CXL zijn gebaseerd op hiërarchiegebaseerde routing (HBR) die beperkt is tot boomtopologieënDe nieuwe switch ondersteunt zowel de PBR- als de HBR-modi.
Conventioneel CXL geheugen uitbreiding gebruikt CPU-directe MHDs met beperkte schaalbaarheid.Stabiel ondersteunen van maximaal 64 aangesloten knooppunten in tests.
Panmnesia heeft de pre-release PCIe 6.4-CXL 3.2 fusion switch chips uitgerold.Panmnesia en Meta zullen op 29 juni back-to-back papers presenteren op de ISCA 2026 Industry SessionIn het artikel van Panmnesia wordt een door silicium bewezen CXL-controller met lage latentie en een PBR-switch voor geheugencentrische stoffen besproken.de full-stack CXL-oplossing voor hyperscale datacenters.
Geconfronteerd met een beperkt geheugenvoorziening, stijgende kosten en vertraagde leveringen, stelt het Vistara-team van Meta voor gepensioneerde DDR4 DIMM's te hergebruiken naast serverlokaal DDR5-geheugen via standaard CXL-interconnecties.Deze aanpak maakt bijna kosteloze geheugenvergroting mogelijk, hogere bedrijfsprestaties en lagere CO2-uitstoot.
De trage CXL-adoptie in de industrie wordt veroorzaakt door de lage bandbreedte, hoge latentie en runtime overhead van CXL-geheugen.Metadata van de productie laten zien dat CXL uitgebreid geheugen 10x minder bandbreedte en 60% hogere latentie levert dan lokaal geheugenBovendien integreren de meeste commerciële CXL-oplossingen DRAM met controllers en hebben ze geen DDR4-ondersteuning, waardoor hergebruik van legacy-geheugen wordt geblokkeerd.
Meta lost deze pijnpunten op door middel van hardware-software co-ontwerp. Het ontwikkelde de aangepaste Vistara CXL ASIC geoptimaliseerd voor DRAM hergebruik, energie-efficiëntie en lage latentie.een verbeterde oplossing voor transparante paginaplaatsing (TPP) die de lokale/uitgebreide geheugenverhoudingen dynamisch aanpast en werklastspecifieke configuraties automatiseert, waarbij CXL-geheugen wordt uitgeschakeld voor latencygevoelige workloads.
Het document bevestigt volledig de praktische waarde van CXL en de significante prestatiewinst voor verschillende werkbelastingen.Meta's oplossing vermindert de inzet van gedesaggregeerde ML inferentie servers met 25% en vermindert de gemiddelde latentie van gedistribueerde cache met 29%.
ISCA 2026 vindt plaats van 27 juni tot 1 juli in Raleigh, VS. Panmnesia-partners hebben toegang tot de pre-release PCIe 6.4-CXL 3.2 fusion switch chips, pilotsystemen en PCIe 7.0-CXL 4.0 combo IP.
Voetnoot: CXL schakelt overbruggings-GPU's, geheugen en andere systeemapparaten. PBR ondersteunt flexibele willekeurige netwerktopologieën, overtreft de starre boomstructuur van HBR en verbetert de architecturale flexibiliteit.Ultra-versnellerlink (UAL)Het is een concurrent van NVIDIA NVLink en biedt een cross-vendor high-speed AI accelerator-interconnectie.
Beijing Qianxing Jietong Technology Co., Ltd.
Sandy Yang, directeur Global Strategy
WhatsApp / WeChat: +86 13426366826
Email: yangyd@qianxingdata.com
Website: www.qianxingdata.com/www.storagesserver.com
Zaken:
Distributie van ICT-producten/Systeemintegratie en diensten/Infrastructuuroplossingen
Met meer dan 20 jaar IT-distributie-ervaring werken we samen met toonaangevende wereldwijde merken om betrouwbare producten en professionele diensten te leveren.
Technologie gebruiken om een intelligente wereld te bouwenUw betrouwbare ICT-productdienstverlener!
Uw bericht moet tussen de 20-3.000 tekens bevatten!
Dutch
